Logica Trivalenta

Cum viitorul cere ca noile tehnologii numerice sa fie din ce in ce mai rapide, cu timpul va trebui sa renuntam la obisnuita logica binara, care se gaseste astazi in aproape toate circuitele logice.

Astfel va trebui sa trecem la o noua logica, care trebuie sa pastreze simplitatea celei binare si sa aiba multe alte atuuri. Daca logica decimala, pe care noi oamenii o folosim in calcule, este mult prea grea de implementat, ar trebui sa o luam pas cu pas spre viitor. Deci ar fi indicat sa trecem la logica ternara.
Aceasta noua logica ternara ar fi foarte bine folosita impreuna cu viitoarele tehnologii de transmitere a datelor, cum ar fi fibra optica, semnalele transmise prin lumina.

Deschiderea mea spre logica ternara a aparut o data cu inceperea lucrarii de Licenta, in care am avut de facut cateva circuite logice, si anume RS_Latch, D_Latch si D_Master_Slave si 2 aplicatii ale acestora. In continuare am postat circuitele facute in MatLab/Simulink, impreuna cu rezultatele simularii acestora.

RS_ASINCRON.

RS_SINCRON.

D_SINCRON.

D_MASTER_SLAVE.

REGISTRUL DE MEMORARE.

REGISTRUL DE DEPLASARE SPRE DREAPTA.

REGISTRUL SERIE-PARALEL.

SI

Poarta logica SI (AND) am construit-o cu ajutorul portilor SI-NU si NU.

Pentru a construi poarta SI am legat iesirea portii SI-NU la intrarea portii NU.

Simularea a avut aceleasi caracteristici ca si cea a portii SI-NU.

Pentru layout am folosit blocurile deja create ale portilor SI-NU si NU.

SI-NU

Poarta logica SI-NU (NAND) este cea mai folosita poarta logica in circuitele digitale. Pentru design, simulare si layout am folosit o poarta SI-NU cu 2 intrari.

Pentru circuitul intern am folosit 4 tranzistoare MOS in tehnologie 0.12um alimentate la o sursa de 1V.

Pentru simulare am pus la intrare 2 semnale de tip pulse de frecvente diferite, astfel incat circuitul sa treaca prin toate cele 4 combinatii posibile de stari ale intrarilor.

Pentru layout am folosit optiunea de MOS sharing pentru a micsora spatiul ocupat de tranzistoare.

NOT

Poarta logica inversoare NOT (NU).
Schematic design, simulare si layout in Mentor Graphics de catre Dragosso.

Circuitul intern a fost realizat cu tranzistoare MOS in tehnologie 0.12um, alimentate la o sursa de 1V.

Simularea a fost facuta pe o perioada de 10us. La intrare a fost aplicat un semnal cu perioada de 2us si pulsul de 1us.

Layoutul a fost facut conform anumitor constrangeri de layout din Mentor Graphics.